瑞萨和日立嵌入式32位RISC内核 SH-2A

 瑞萨科技（Renesas Technology）和日立（Hitachi）公司近日宣布开发32 bit 精简指令集（RISC）CPU内核SH-2A，以用于汽车、工业和民用的控制设备。

    SH-2A向上兼容SuperH? RISC微处理器SH-2的CPU内核，它主要提高了性能和编码效率。SH-2A适于实时应用并且特别适合单片微控制器及汽车引擎控制系统和民用、工业产品例如打印机和AC伺服系统的片内系统（SoC）。

SH-2A技术特点如下：

(1)    采用超标量体系结构和Harvard架构
超标量体系结构允许同步处理2条指令，Harvard架构使用分开的数据和指令总线

(2)    360 MIPS（兆指令每秒）高处理性能（200 MHz工作频率）
总性能提高3.5倍，而且每MHz单位频率的处理性能已提高了约1.4倍。换句话说，在同样的工作频率上性能提高了40％，而且达到同样的性能只需更低的频率就可实现进而降低了系统功耗。

(3)    新的指令集和提高的编码效率
支持112条指令，包括21个浮点处理单元（FPU）相关的指令。寻址方式采用32 bit指令。此外，还支持一些提供实时控制性能和编码效率的指令：位操作指令、更快更简单的32 bit数据分割指令、支持任意移位的移位指令、多存储和多负载指令。

(4)    中断时间的快速应用程序切换
当一个中断事件发生时，SH-2A提供特殊寄存器保存CPU内部寄存器信息。这样中断事件占用的时钟周期降低至6个，能更好地进行实时处理控制。

    开发工具包括一个SH-2A C/C++编译器，具有实时处理功能E10A-USB和 E200F的仿真器。

    Renesas公司计划于2004年第三季度之前推出SH-2A最初产品及后续产品。